반도체 미세화의 ‘더 큰 눈’이 생산라인에 들어왔다

0.33에서 0.55로, ‘더 큰 눈’이 의미하는 것

EUV 노광은 약 13.5나노미터 파장의 극자외선을 이용해 웨이퍼 위에 미세한 패턴을 전사한다. 여기서 High NA의 NA는 수치개구, 즉 광학계가 빛을 받아들이고 모아 이미지를 만드는 능력과 관련된 값이다. 기존 최첨단 EUV 장비의 NA가 0.33이라면 High NA는 이를 0.55로 끌어올린다. 같은 파장의 빛을 쓰면서도 더 높은 해상도를 얻기 위해 ‘광학계의 눈’을 크게 만드는 셈이다.

ASML은 EXE:5200B가 기존 NXE 계열보다 40% 높은 이미징 콘트라스트와 8나노미터 해상도를 제공하며, 단일 노광에서 1.7배 더 작은 특징을 인쇄할 수 있다고 설명한다. 이론적으로 더 촘촘한 패턴을 한 번에 그릴 수 있다는 점은 단순한 숫자 경쟁보다 중요하다. 기존 장비로 한 번에 해결하기 어려운 패턴을 여러 번 나눠 찍는 멀티패터닝을 줄일 가능성이 있기 때문이다.

멀티패터닝이 줄어들면 공정 단계와 정렬 오차, 검사 지점, 장비 간 이동이 함께 줄어들 여지가 생긴다. 그러나 ‘한 번에 더 작게 찍는다’는 장점만 보고 경제성을 판단할 수는 없다. High NA 장비 자체의 도입 비용, 새로운 마스크와 레지스트, 계측 장비, 공정 조건 최적화에 드는 비용까지 합쳐야 한다. 결국 반도체 회사가 보는 것은 해상도 한 항목이 아니라 특정 레이어의 총 제조비용과 수율이다.

인텔의 ‘100만 웨이퍼’가 보여주는 것과 보여주지 않는 것

인텔 파운드리와 ASML이 9월 초 공개한 100만 웨이퍼 수치는 High NA의 성숙도를 읽는 중요한 신호다. 하지만 이 숫자를 ‘High NA로 만든 완제품 웨이퍼 100만 장’으로 단순 해석하면 안 된다. 양사가 밝힌 범위에는 초기 장비 인증과 시험, 연구개발, 그리고 선택된 제품 레이어의 양산이 모두 들어간다. 중요한 점은 장비가 연구실 데모를 넘어 실제 팹 운영의 반복적인 흐름 속에서 데이터를 쌓고 있다는 사실이다.

인텔은 18A 공정의 일부 레이어에서 High NA와 기존 NXE 플랫폼을 이중으로 검증했고, 선택된 코어 울트라 시리즈 3 제품 생산에 High NA를 사용하고 있다. ASML은 2026년 7월 이 단계에서 High NA를 적용한 레이어의 수율이 NXE 플랫폼과 맞는 수준이라고 설명했다. 9월 업데이트에서는 오버레이, 처리량, 가용성이 인텔의 기대에 부합한다고 밝혔다. 양산 장비에서 가장 중요한 지표가 단순 해상도만이 아니라 정렬 정확도와 처리량, 가동 안정성이라는 점을 생각하면 의미 있는 진전이다.

동시에 인텔의 사례는 High NA가 기존 EUV를 한 번에 대체하는 방식으로 들어오지 않는다는 점도 보여준다. 제조사는 이미 막대한 투자가 이뤄진 0.33 NA EUV 장비를 계속 활용하면서, High NA가 경제적으로 유리한 레이어부터 선택적으로 넣을 수 있다. 이 ‘혼합 운용’은 기술 전환기의 현실적인 모습이다. 장비 세대가 바뀌어도 팹 전체가 하룻밤 사이에 새 장비로 갈아타는 일은 없다.

삼성은 왜 2028년 DRAM을 지목했나

삼성전자와 ASML은 9월 8일 전략 협력 확대를 발표하면서 삼성전자가 2028년 미래 DRAM 고도화 생산에 High NA EUV를 도입할 계획이라고 밝혔다. 발표 문구는 ‘미래 DRAM’과 ‘고도화 생산’을 가리킨다. 따라서 특정 제품 세대나 모든 DRAM 레이어에 적용된다고 앞서 단정할 수는 없다. 다만 메모리 업체가 구체적인 연도를 제시했다는 점은 High NA가 로직 공정만의 기술이 아니라 메모리 미세화의 현실적인 선택지로 들어왔음을 보여준다.

DRAM은 셀 면적을 줄이면서도 전기적 특성과 수율을 지켜야 한다. 패턴이 촘촘해질수록 노광과 식각의 변동성이 셀 성능에 미치는 영향도 커진다. 기존 EUV에서 복잡한 패터닝 단계가 늘어나면 공정 시간과 오버레이 관리 부담도 커진다. High NA의 높은 해상도가 일부 핵심 레이어에서 패터닝을 단순화할 수 있다면, 장비 가격이 높더라도 전체 공정 관점에서는 경제성이 생길 수 있다.

한국 반도체 산업에 이 일정이 중요한 이유는 장비 한 대를 들여오는 문제가 아니기 때문이다. High NA를 생산에 넣으려면 포토레지스트, 마스크, 펠리클, 계측과 검사, 식각, 결함 제어, 공정 제어 소프트웨어가 함께 준비돼야 한다. 소재·부품·장비 공급망은 고객사의 삽입 시점보다 앞서 평가와 인증을 받아야 한다. 2028년이라는 목표는 국내 생태계에 ‘언제까지 무엇을 검증해야 하는가’라는 역산 가능한 시간표를 제공한다.

High NA의 경쟁력은 가장 작은 선을 한 번 그리는 순간이 아니라, 그 선을 수십만·수백만 장의 웨이퍼에서 반복해도 수율과 생산성이 유지되는 순간에 결정된다.

장비 다음 병목은 마스크다｜6인치에서 12인치로

High NA의 높은 해상도에는 광학적 대가가 따른다. 현재 High NA 시스템은 비등방성 광학 설계를 사용하면서 한 번에 노광할 수 있는 필드 크기에 제약이 생긴다. 큰 다이를 만들 때는 여러 영역을 나눠 노광한 뒤 경계를 정밀하게 이어 붙이는 ‘스티칭’이 필요할 수 있다. 특히 AI 가속기와 데이터센터용 대형 로직 칩처럼 다이 면적이 큰 제품에서는 이 제약이 생산성과 설계 자유도에 직접 연결된다.

그래서 TSMC와 ASML이 9월 8일 발표한 12인치 포토마스크 이니셔티브가 중요하다. 양사는 현재의 6인치 마스크보다 큰 포맷으로 전환해 High NA의 생산성을 높이고 스티칭 제약을 완화하겠다는 장기 계획을 제시했다. 목표는 2031년까지 12인치 마스크 파일럿 라인을 구축하고, 2033년에는 첨단 노드 생산을 지원할 수 있도록 전체 리소그래피 시스템 준비도를 갖추는 것이다.

이 일정이 먼 미래처럼 보이지만 반도체 장비와 마스크 생태계에서는 오히려 촉박할 수 있다. 마스크 블랭크와 제조 장비, 검사 장비, 세정, 운송 용기, 팹 내부 취급 장치까지 물리적 규격이 바뀌면 공급망 여러 층이 동시에 재설계돼야 한다. 더 큰 마스크가 무거워지고 휨이나 열 변형에 민감해질 가능성도 관리해야 한다. 결국 12인치 마스크는 ‘유리판 크기 확대’가 아니라 새로운 산업 규격을 만드는 작업에 가깝다.

삼성전자도 이 12인치 마스크 이니셔티브에 참여한다고 밝혔다. 이는 삼성의 2028년 DRAM High NA 도입 계획과는 시간축이 다르다. 초기 High NA 양산은 기존 6인치 마스크 체계에서 진행될 수 있고, 12인치 마스크는 그 이후 생산성과 대형 칩 적용 범위를 확장하는 다음 단계다. 두 계획을 구분해서 봐야 기술 로드맵이 과장 없이 보인다.

레지스트가 못 버티면 ‘더 좋은 렌즈’도 소용없다

노광 장비의 해상도가 높아져도 웨이퍼 위 감광재가 그 패턴을 안정적으로 받아내지 못하면 양산은 성립하지 않는다. High NA에서는 더 작은 피치와 더 엄격한 결함 제어가 요구되기 때문에 포토레지스트의 감도, 거칠기, 패턴 붕괴, 확률적 결함 사이의 균형이 더 까다로워진다. 한쪽을 개선하면 다른 쪽이 나빠지는 전형적인 트레이드오프가 나타날 수 있다.

벨기에 연구기관 imec은 9월 8일 High NA EUV에서 기존 계열의 화학증폭형 레지스트를 더 미세한 패턴으로 확장하는 연구 결과를 공개했다. 중요한 메시지는 새로운 장비가 들어왔다고 해서 모든 재료가 즉시 완성되는 것이 아니라는 점이다. 노광 이후 식각까지 패턴이 유지되는지, 실제 회로 구조에서 결함이 허용 수준인지, 공정 윈도우가 충분한지를 함께 봐야 한다.

이 지점에서 High NA는 ‘ASML 한 회사의 제품’이라는 관점만으로 설명되지 않는다. ZEISS의 초정밀 미러, 광원, 마스크와 펠리클, 레지스트 소재, 식각 장비, 전자빔 검사와 계측, 계산 리소그래피, 설계 규칙까지 이어지는 긴 사슬이 동시에 움직여야 한다. 최첨단 반도체에서 장비 한 종류의 우위가 산업 전체의 우위로 자동 전환되지 않는 이유다.

‘한 번에 더 작게’가 왜 공정 단순화로 이어지나

미세 패턴을 기존 장비의 해상도 한계 아래로 밀어 넣으려면 한 층의 회로를 여러 번 나눠 그리는 방식이 필요해진다. 이 과정에서는 각 노광 사이의 정렬 오차를 관리해야 하고, 추가 증착과 식각, 세정 단계가 붙을 수 있다. 단계가 늘어날수록 공정 시간과 장비 사용량뿐 아니라 결함이 끼어들 기회도 증가한다. 따라서 더 높은 해상도로 일부 패턴을 단일 노광에 가깝게 단순화할 수 있다면 제조사는 복잡성 감소의 가치를 계산할 수 있다.

하지만 모든 레이어가 같은 이익을 얻는 것은 아니다. 비교적 여유 있는 패턴은 기존 EUV나 DUV 장비로 충분할 수 있고, 이미 높은 처리량과 안정성을 확보한 장비를 굳이 교체할 이유가 없다. 반대로 가장 까다로운 금속 배선이나 콘택트, 특정 메모리 패턴처럼 멀티패터닝 부담이 큰 레이어에서는 High NA의 가치가 커질 수 있다. 그래서 초기 도입은 ‘공장 전체 전환’보다 ‘경제성이 맞는 레이어의 선별’로 진행될 가능성이 높다.

ASML이 EXE:5200B에서 강조하는 것도 해상도만이 아니다. 개선된 광원으로 웨이퍼에 더 많은 광출력을 전달해 처리량을 높이고, 투영 광학계의 수차를 줄여 이미징과 오버레이 성능을 개선하는 것이 함께 제시된다. 실제 양산에서는 해상도가 뛰어나도 시간당 처리 웨이퍼가 적거나 유지보수 시간이 길면 경제성이 무너질 수 있기 때문이다.

AI 칩 경쟁이 High NA를 재촉하지만, 수요 논리는 더 복잡하다

최근 High NA 논의가 빨라진 배경에는 AI용 고성능 반도체 수요가 있다. 대형 모델의 학습과 추론은 더 많은 연산량과 메모리 대역폭을 요구하고, 이는 로직과 HBM·DRAM 모두에서 성능과 전력 효율 개선 압력을 키운다. ASML도 2026년 실적 발표에서 AI 관련 투자가 첨단 로직과 메모리 수요를 강화하고 있다고 설명했다. 그러나 ‘AI가 성장하니 High NA 장비도 무조건 많이 팔린다’는 직선적인 논리는 위험하다.

칩 제조사는 노드 전환 속도, 고객 주문, 수율, 기존 장비의 감가상각, 팹 전력과 공간, 패키징 병목까지 함께 본다. AI 가속기의 성능 향상은 미세공정만으로 결정되지 않고 칩렛, 첨단 패키징, HBM, 인터커넥트, 소프트웨어 최적화에서도 나온다. High NA는 이 가운데 전공정 미세화의 중요한 수단이지만 유일한 수단은 아니다. 시장 수요가 강해도 특정 고객이 High NA 삽입 시점을 늦추거나 일부 레이어만 선택할 수 있는 이유다.

이 때문에 High NA의 진짜 확산 속도는 발표된 장비 성능보다 고객사의 ‘레이어별 손익계산’에서 드러날 가능성이 높다. 기존 EUV에서 두세 단계가 필요한 패턴을 High NA 한 단계로 줄일 수 있는지, 그 과정에서 수율이 유지되는지, 장비 처리량이 생산계획을 맞출 수 있는지, 유지보수와 부품 공급이 안정적인지가 모두 중요하다. 기술적으로 가능한 것과 경제적으로 채택되는 것 사이에는 언제나 간격이 있다.

한국에 중요한 것은 ‘장비 구매’보다 생태계 학습 속도

삼성전자의 2028년 계획을 한국 산업의 관점에서 보면 질문은 ‘High NA 장비를 몇 대 사느냐’보다 넓어진다. 노광 장비가 들어오기 전부터 소재와 공정 조건을 개발하고, 마스크 결함을 검사하며, 식각 결과를 계측하고, 수율 데이터를 해석할 인력과 장비가 준비돼야 한다. 고객사와 공급사가 같은 학습곡선을 얼마나 빨리 올라가느냐가 실제 경쟁력을 가른다.

특히 High NA에서는 미세한 패턴 변동이 수율에 미치는 영향이 커질 수 있어 계측과 검사 중요성이 더 높아진다. 웨이퍼 한 장의 모든 영역을 완벽하게 검사하는 것은 시간과 비용 면에서 어렵기 때문에 어떤 결함을 어디서 얼마나 자주 측정할지 정하는 샘플링과 데이터 분석이 중요해진다. 공정 장비에서 나오는 센서 데이터와 전자현미경 이미지, 전기적 테스트 결과를 연결해 이상을 조기에 찾는 능력도 생산성의 일부가 된다.

국내 소재·부품·장비 기업에도 기회와 부담이 동시에 생긴다. 기존 EUV 생태계에서 확보한 경험은 출발점이 되지만 High NA가 요구하는 새로운 해상도와 공정 창에 맞춰 성능을 다시 증명해야 한다. 레지스트와 하부막, 세정, 식각, 검사, 정밀 부품 등에서 고객사 인증을 먼저 통과한 공급사는 장기간 이어지는 공정 전환의 수혜를 받을 수 있다. 반대로 평가 장비와 공동 연구 인프라에 접근하지 못하면 기술 개발을 끝내고도 양산 검증 단계에서 시간이 지연될 수 있다.

imec이 공동 High NA 연구 환경을 통해 여러 기업이 초기 공정과 재료를 시험할 수 있도록 하는 이유도 여기에 있다. 최첨단 노광기는 극도로 비싸고 접근성이 제한되기 때문에 생태계 전체가 개별적으로 장비를 보유할 수 없다. 공동 평가 인프라와 고객사 협업이 기술 확산 속도를 좌우한다. 한국에서도 장비 도입 뉴스보다 어떤 소재와 공정이 실제 평가 라인에 들어가고 있는지를 보는 것이 더 실질적인 산업 지표가 될 수 있다.

12인치 마스크는 ‘2030년대의 문제’가 아니다

12인치 마스크 파일럿 목표가 2031년이라고 해서 지금은 신경 쓸 필요가 없는 과제라고 보기는 어렵다. 마스크 규격이 바뀌면 노광기 내부의 마스크 스테이지뿐 아니라 마스크 제조와 검사, 결함 수리, 보관과 운송, 팹 자동화 설비까지 연쇄적으로 영향을 받는다. 장비 공급사는 새 규격에 맞는 기계를 설계하고 시제품을 만들며 고객 검증을 거쳐야 한다. 소재 공급사는 더 큰 면적에서 균일도를 유지해야 한다.

더 큰 마스크가 필요한 배경에는 대형 칩의 생산성 문제가 있다. AI 가속기처럼 큰 다이는 한 번의 노광 필드에 담기 어려울 수 있고, High NA의 필드 제약은 이 문제를 더 두드러지게 만든다. 스티칭 기술로 해결할 수 있지만 경계 정렬과 생산성 부담이 생긴다. 더 큰 마스크는 한 번에 활용할 수 있는 패턴 영역을 넓혀 이러한 제약을 완화하려는 방향이다.

다만 12인치 마스크가 모든 문제의 즉답은 아니다. 크기가 커질수록 평탄도와 열 안정성, 진동, 운반 안정성, 검사 시간 같은 새로운 과제가 생길 수 있다. 그래서 TSMC와 ASML의 발표는 완성된 규격을 선언한 것이 아니라 산업 전체가 참여할 장기 이니셔티브의 출발에 가깝다. 삼성도 참여 의사를 밝힌 만큼 앞으로 마스크 제조사와 검사 장비 업체, 소재 기업의 참여가 얼마나 넓어지는지가 중요하다.

High NA 시대에도 기존 EUV는 오래 남는다

새로운 노광 기술이 등장하면 흔히 ‘기존 장비의 종말’이라는 표현이 따라붙지만 실제 팹은 그렇게 움직이지 않는다. 기존 NXE EUV 장비는 이미 대량생산에서 높은 처리량과 성숙한 공정 조건을 확보했고, 수많은 제품의 설계 규칙과 수율 데이터가 축적돼 있다. High NA가 더 높은 해상도를 제공하더라도 모든 레이어에서 기존 장비보다 경제적이라는 보장은 없다.

따라서 향후 몇 년은 DUV, 0.33 NA EUV, 0.55 NA High NA EUV가 각자의 역할을 나눠 갖는 시기가 될 가능성이 크다. 상대적으로 거친 패턴은 DUV가 담당하고, 기존 EUV로 충분한 레이어는 NXE 계열이 맡으며, 가장 미세하고 멀티패터닝 부담이 큰 일부 레이어에서 High NA가 선택되는 식이다. 이 조합은 공정 세대와 제품 특성에 따라 달라진다.

이런 혼합 운용은 공급망에도 중요한 함의를 준다. High NA 관련 투자가 늘어난다고 해서 기존 EUV의 서비스와 부품 수요가 즉시 줄어드는 것이 아니다. 오히려 최첨단 팹의 전체 생산능력이 커지면 여러 세대 장비의 유지보수와 업그레이드 수요가 함께 늘 수 있다. 투자자는 ‘새 장비가 옛 장비를 몇 년 안에 대체한다’는 단순 모델보다 각 플랫폼의 설치 기반과 활용 레이어를 따로 볼 필요가 있다.

지금 가장 중요한 질문은 ‘누가 먼저 샀나’가 아니다

High NA 경쟁을 장비 도입 순위로만 보면 산업의 핵심을 놓치기 쉽다. 먼저 설치한 회사가 반드시 가장 높은 수율을 확보하는 것도 아니고, 도입을 늦춘 회사가 기술적으로 뒤처졌다고 단정할 수도 없다. 각 기업은 제품 포트폴리오와 고객 요구, 기존 장비 구성, 공정 전략이 다르다. 로직과 DRAM은 패턴 구조도 다르고 경제성 계산도 다르다.

더 중요한 질문은 세 가지다. 첫째, High NA가 어떤 레이어에서 기존 EUV의 복잡한 패터닝을 실제로 줄이는가. 둘째, 그 단순화가 장비 비용과 재료 비용을 상쇄할 만큼 수율과 처리량을 개선하는가. 셋째, 이 성과가 특정 데모가 아니라 여러 제품과 여러 팹에서 반복 가능한가. 인텔의 100만 웨이퍼 경험은 세 번째 질문에 답하기 위한 데이터가 쌓이고 있음을 보여주지만, 업계 전체의 답이 끝났다는 뜻은 아니다.

삼성의 2028년 DRAM 계획은 이 질문을 메모리 영역으로 옮긴다. TSMC와 ASML의 12인치 마스크 계획은 더 먼 시점에 대형 칩의 생산성과 설계 자유도라는 질문을 던진다. imec의 레지스트 연구는 장비 밖의 재료 생태계가 같은 속도로 성숙해야 한다는 사실을 상기시킨다. 서로 다른 발표처럼 보이지만 실제로는 High NA를 ‘광학 장비’에서 ‘제조 플랫폼’으로 바꾸는 한 과정의 서로 다른 조각이다.

2026년의 결론｜High NA는 출발선을 넘었지만 승부는 양산 데이터에서 난다

2026년 9월 현재 High NA EUV를 둘러싼 상황은 과장과 과소평가 사이에서 읽어야 한다. 과장하면 이미 반도체 제조가 전면적으로 High NA 시대로 넘어간 것처럼 보이지만, 실제 적용은 선택 레이어와 고객사별 로드맵을 따라 단계적으로 진행되고 있다. 반대로 과소평가하면 여전히 연구용 장비처럼 보이지만, 인텔은 실제 제품의 일부 레이어에 High NA를 사용하고 있으며 누적 100만 웨이퍼 처리 경험을 공개했다.

삼성전자가 2028년 DRAM 고도화 생산 도입 계획을 밝힌 것은 메모리 미세화에서도 High NA의 역할이 구체화되고 있음을 보여준다. 동시에 12인치 포토마스크 이니셔티브는 업계가 이미 ‘장비를 쓸 수 있느냐’ 다음 단계인 ‘어떻게 더 넓고 더 싸고 더 효율적으로 쓸 것이냐’를 준비하고 있다는 신호다. 이 과정은 2030년대 초까지 이어지는 긴 표준화와 공급망 재설계를 요구한다.

결국 High NA의 역사적 의미는 ‘0.55’라는 숫자 자체에 있지 않다. 기존 EUV가 한계에 가까워질 때 광학계를 다시 설계하고, 그 변화에 맞춰 재료와 마스크, 계측과 설계 생태계를 다시 맞추는 산업 전체의 능력에 있다. 반도체 미세화는 이제 단일 장비의 혁신보다 협업의 정밀도가 더 중요한 단계로 들어가고 있다.

앞으로 확인해야 할 뉴스도 명확하다. 인텔이 High NA 적용 레이어와 고객 범위를 얼마나 넓히는지, 삼성의 2028년 DRAM 계획이 실제 공정 단계와 양산 일정으로 어떻게 구체화되는지, 다른 메모리·파운드리 업체가 어떤 삽입 시점을 선택하는지, 12인치 마스크 생태계에 어떤 공급사가 합류하는지다. 여기에 레지스트와 검사 기술의 결함률, 장비 처리량과 가동률이 더해져야 High NA의 경제성이 보인다.

반도체 산업은 오랫동안 ‘더 작은 선’을 그리는 기술을 중심으로 발전했지만, 이제 경쟁의 단위는 선 하나보다 넓다. 빛을 모으는 미러에서 웨이퍼 위 감광재, 마스크 크기, 식각 조건, 결함 검사, 팹 자동화까지 하나의 시스템으로 움직여야 한다. High NA EUV가 진짜 차세대 표준이 되는 순간은 가장 선명한 패턴 사진이 공개될 때가 아니라, 그 복잡한 시스템이 매일 같은 품질로 생산을 반복할 때일 것이다.

‘8나노 해상도’와 ‘8나노 공정’은 같은 말이 아니다

High NA를 설명할 때 특히 주의할 표현이 있다. ASML이 EXE:5200B에 제시한 8나노미터 해상도는 노광 광학계가 구현하는 패턴 해상도에 관한 수치이지, 흔히 제품 이름처럼 쓰이는 ‘8나노 공정 노드’를 뜻하지 않는다. 현대 반도체의 노드 명칭은 특정 물리 치수 하나와 일대일로 대응하지 않는다. 트랜지스터 구조, 금속 배선 피치, 셀 밀도와 제조사별 명명 체계가 함께 얽혀 있기 때문에 장비 해상도와 제품 노드를 직접 등치하면 기술을 잘못 이해하게 된다.

같은 이유로 High NA가 8나노미터 해상도를 제공한다고 해서 완성된 칩의 모든 구조가 그 크기로 만들어지는 것도 아니다. 칩에는 서로 다른 피치와 기능을 가진 수많은 레이어가 있고, 각 레이어는 필요한 정밀도와 비용이 다르다. 어떤 층은 High NA가 필요할 만큼 촘촘하지만 다른 층은 기존 EUV나 DUV로 충분하다. 제조사는 가장 비싼 장비를 모든 곳에 쓰는 대신 필요한 곳에만 배치해 전체 팹의 처리량을 최적화한다.

또 하나의 오해는 해상도가 좋아지면 수율도 자동으로 좋아진다는 생각이다. 실제 수율은 노광 이전의 웨이퍼 상태, 레지스트 균일도, 마스크 결함, 노광량 변동, 초점, 식각 선택비, 오버레이, 파티클과 후속 공정의 변동까지 누적된 결과다. High NA가 패턴을 더 선명하게 만들 수 있어도 공정 창이 좁거나 재료 결함이 늘면 전체 수율은 기대만큼 개선되지 않을 수 있다. 그래서 인텔과 imec의 공개 자료에서 장비 성능뿐 아니라 오버레이, 가용성, 레지스트와 식각 후 결과가 함께 강조된다.

반대로 High NA의 장점도 단순한 ‘더 작은 숫자’보다 넓다. 기존 EUV에서 여러 번의 노광과 보조 공정이 필요했던 레이어를 더 단순한 흐름으로 바꿀 수 있다면 정렬 단계가 줄고 공정 사이클도 짧아질 수 있다. 설계자는 더 유연한 패턴을 사용할 여지를 얻을 수 있고, 제조사는 복잡성에서 오는 변동 요인을 줄일 수 있다. 이 효과가 실제 양산에서 확인될 때 High NA는 비싼 장비가 아니라 공정 전체를 재구성하는 도구가 된다.

따라서 앞으로의 발표를 볼 때는 ‘최소 선폭’만 확인하기보다 어떤 제품의 어떤 레이어에서 사용됐는지, 기존 공정 대비 단계가 얼마나 줄었는지, 처리량과 가동률이 어느 수준인지, 수율이 비교 플랫폼과 동등하거나 개선됐는지를 함께 확인해야 한다. 장비 설치 대수보다 이런 지표가 High NA의 성숙도를 더 정확히 보여준다. 특히 고객사가 연구개발용 사용과 실제 출하 제품용 사용을 구분해 설명하는지 살피는 것이 중요하다.

이 관점에서 2026년은 상징적인 전환점이다. High NA는 더 이상 해상도 기록만 경쟁하는 연구 장비가 아니지만, 동시에 범용 양산 플랫폼으로 완전히 자리 잡았다고 선언하기에도 이르다. 지금은 실제 생산 데이터가 쌓이고, 메모리와 로직의 서로 다른 경제성이 검증되며, 다음 세대 마스크와 재료 생태계가 병행 개발되는 ‘산업화의 중간 단계’다. 기술의 승패는 가장 화려한 사양표가 아니라 이 중간 단계를 얼마나 안정적으로 통과하느냐에서 결정될 것이다.